ロードマップでわかる！当世プロセッサー事情 第260回

半導体プロセスまるわかり　インテルが語る14nmと10nmの展望

　今回と次回はロジックプロセスの近未来展望を解説したい。まずはインテルである。インテルが現状どうなっているか、を簡単にまとめると以下のとおりである。

　このインテルの現状をもうすこし細かく説明したい。

22nmは順調なインテル
14nmは異例の情報管制

　まず22nm世代であるが、これは順調に立ち上がっており、今ではプロセッサーのほぼ全量が22nmに移行している。

　ローエンドのCeleron/Pentiumに若干Sandy Bridgeベースの製品が残っているのと、モバイル向けにもまだ32nmのMedfieldが継続供給されている程度であり、別に技術的な必然性があって32nmを残しているわけではない。こちらは早晩22nmに完全移行し、32nmはチップセットやその他のデバイス製造に切り替わると思われる。

　その22nmだが、インテルは22nmに関して、かなり情報の統制を厳しくしている。例えば下の画像はインテルのWilliam Holt氏(EVP＆GM, Technologies and Manufactureing Group)が2013年5月に行なった講演のスライドだが、これを見てなにか気がつくことがないだろうか？

2013年のJefferies TMT(Global Technology, Media and Telecom Conference)で、William Holt氏が講演したスライドより抜粋

　答えは、「22nmのみ、トランジスタの断面写真がない」である。もちろんFinFETを際立たせるにはトランジスタを斜め上から撮影した形がインパクトがあるのは間違いないが、インテルはFinFETの断面構造をあまり出したくないという理由がある。それはFinの形状や寸法が、他社に真似されたくないという事情である。

　とは言え、全然出していないわけではない。2012年のIEDMで、インテルは発表を行ない、この中で22nm FinFETの断面構造写真を明らかにしており、この写真はたまにほかでも利用される。

2012年のIEDMで、インテルは22nm FinFETの断面構造写真を明らかにした

　画像にある通り、上側がロジック向けのもので、ハイスピードとローパワーのどちらもトランジスタの構造は同一である。下側がハイボルテージ向けのもので、こちらはフィンの形状も違うし、フィンの周囲の構造も大分異なっているのがわかる。

　ちなみに一番左がゲートを横から見たもの、中央がゲートを縦から見たもので、一番右が斜め上からのものである。これまでは右上の写真ばかりがプレゼンテーションで示されてきたのがわかる。

こちらはインテルの杉原佳尭氏の“Compute Continuum -広がるIAの世界-”という講演資料で示した22nm FinFETの断面構造写真。寸法が入っている分、よりわかりやすい

　この構造の違いが模式図になったのが下の画像である。フィンの形だけでなく、ゲートの長さが大幅に異なっているのが見て取れる。これだとゲート長は22nmよりかなり大きくなると思われるが、これはそれほど問題ではないだろう。

ハイスピード/ローパワー向けとハイボルテージ向け22nm FinFETの構造の違い。IEDM 2012の講演資料より抜粋

　ではなぜこうした写真をインテルが出し惜しみするかといえば理由は簡単で、このフィン形状が最先端のノウハウだからだ。実験室レベルでさまざまなフィンの形状が試作されているが、量産レベルで成功しているのは唯一インテルのみであり、それがゆえにこの形状そのものが非常に価値のある情報だからだ。

　あるファウンダリーは、試作した14nm FinFETの構造を関係者にのみこっそり公開したのだが、FinFETの先端の丸みや傾斜角などの構造がインテルの22nmにそっくりだったという、笑えない笑い話があるくらいだ。

　14nmに関してインテルが異例といえるほどの情報管制を敷いているのは、後述する問題もさることながら、これを競合ファウンダリーに真似されることを避ける、というポイントがあるのは間違いないと思う。

ASCII倶楽部