台湾積体電路製造（TSMC）は半導体技術の国際学会「IEDM 2024」（2024年12月7～11日、米サンフランシスコ）で、2nm（ナノメートル）世代技術の詳細を明らかにした。2nm世代技術の論文発表は業界初で、2025年下期（7～12月）に量産を始める。トランジスタの構造を3nm世代までのFinFET（フィン型電界効果トランジスタ）からGAA（ゲート・オール・アラウンド）ナノシートに変え、動作速度を3nm世代比で15％高めた。技術力の指標となるSRAM部（マクロ）の歩留まりも90％と高く、全体として完成度が極めて高い。
「2nm Platform Technology featuring Energy-efficient Nanosheet Transistors and Interconnects co-optimized with 3DIC for AI, HPC and Mobile SoC Applications」（論文番号2.1）と題する論文を「セッション2」で発表した。同セッションは先端ロジック半導体向けのGAAや、トランジスタを3次元（3D）積層するCFET（Complementary FET）を扱い、会場は聴講者が入りきれないほどの盛況だった。
TSMCはこのセッションで2nm世代技術と、GAAの後継技術として開発を進めるCFETについて発表した。いずれの発表も講演者は自信に満ち、一部の質問には正対して答えず、はぐらかす光景は以前の米Intel（インテル）の講演を思い出させた。
インテルに代わり微細化けん引
半導体デバイス技術の2大国際学会であるIEDMと「VLSIシンポジウム」におけるCMOS（相補性金属酸化膜半導体）プラットフォーム技術の論文を振り返ると、2010年代後半に産業界の勢力図が大きく変化した。10nm世代まではインテルが量産レベルの最先端のCMOS技術を定期的に発表していたのに対し、5nm世代以降は明らかにTSMCが微細化をけん引している。
今回、2nm世代のプラットフォーム技術の発表でもTSMCが先陣を切る形となった。GAAは韓国Samsung Electronics（サムスン電子）が業界に先駆けて3nm世代で導入したが、TSMCは2nm世代で採用に踏みきる。
